DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2004 EPO. All rts. reserv.

10999852

Basic Patent (No, Kind, Date): JP 5037357 A2 19930212 <No. of Patents: 002>

INTEGRATED PHOTOELECTRIC LOGICAL ARITHMETIC SYSTEM (English)

Patent Assignee: HAMAMATSU PHOTONICS KK

Author (Inventor): MIZUSHIMA YOSHIHIKO; NAKAJIMA KAZUTOSHI; HIROHATA TORU; IIDA TAKASHI; WARASHINA SADAHISA; SUGIMOTO KENICHI; SUZUKI

TOMOKO; SUGA HIROBUMI

IPC: \*H03K-019/14; G06F-007/50; H01L-031/12

Derwent WPI Acc No: G 93-090707 JAPIO Reference No: 170328E000099 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5037357 A2 19930212 JP 91193313 A 19910801 (BASIC)

JP 3179523 B2 20010625 JP 91193313 A 19910801

Priority Data (No,Kind,Date): JP 91193313 A 19910801 Q 27391

# **EUROPEAN PATENT OFFICE**

## Patent Abstracts of Japan

PUBLICATION NUMBER

05037357

PUBLICATION DATE

12-02-93

APPLICATION DATE

01-08-91

APPLICATION NUMBER

03193313

APPLICANT: HAMAMATSU PHOTONICS KK;

INVENTOR:

SUGA HIROBUMI;


INT.CL.

H03K 19/14 G06F 7/50 H01L 31/12

TITLE

INTEGRATED PHOTOELECTRIC

LOGICAL ARITHMETIC SYSTEM



ABSTRACT:

PURPOSE: To make the most of a high-speed property and simplicity of a photoelectric logical arithmetic gate consisting of a semiconductor photodetector, and compactness of the whole system by integrating it into a feedback loop of an optical signal, and also, to simplify an input/output system of the optical signal.

CONSTITUTION: An integration photoelectric logical arithmetic substrate 1 provided with an arithmetic circuit part 11 using plural pieces of semiconductor light receiving elements, and integration optical signal output substrates 21, 22 in which plural semiconductor photodetector 21<sub>1</sub>-21<sub>n</sub>, and 22<sub>1</sub>-22<sub>n</sub> are integrated and placed, respectively are connected through electric wirings 31, 32. The integrated optical signal output substrate 2<sub>1</sub> is a substrate for outputting a result of operation to the outside, and the integrated optical signal output substrate 22 is a substrate for leading an optical signal into a feedback loop in order to store temporarily the result of operation, or in order to input it to the integrated photoelectric logical arithmetic substrate 1 again. By opposing these substrates, sticking and fixing them, while aligning the optical axes, and converting them to a module, a signal loop can simply be constituted.

COPYRIGHT: (C)1993,JPO&Japio

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平5-37357

(43)公開日 平成5年(1993)2月12日

(51) Int.Cl.5		識別記号	庁内整理番号	FI	技術表示箇所
H 0 3 K	19/14		7827 — 5 J		
G 0 6 F	7/50	Z	9291-5B		
H01L	31/12	Z	7210-4M		

### 審査請求 未請求 請求項の数12(全 18 頁)


(21)出願番号	特願平3-193313	(71)出願人 000236436
		浜松ホトニクス株式会社
(22)出願日	平成3年(1991)8月1日	静岡県浜松市市野町1126番地の1
		(72)発明者 水島 宜彦
		静岡県浜松市市野町1126番地の1 浜松ホ
		トニクス株式会社内
		(72)発明者 中嶋 和利
		静岡県浜松市市野町1126番地の1 浜松ホ
		トニクス株式会社内
		(72) 発明者 廣畑 徹
		静岡県浜松市市野町1126番地の1 浜松ホ
		トニクス株式会社内
		(74)代理人 介理士 長谷川 芳樹 (外3名)
		最終頁に続く

### (54) 【発明の名称】 集積化光電論理演算システム

## (57)【要約】

【目的】 本発明は、半導体受光素子からなる光電論理 演算ゲートの高速性と簡潔さ、及びこれを光信号の帰還 ループ中に組み込むことによるシステム全体のコンパク トさを活かし、加えて光信号の入出力系統を簡素化する ことによって、光電論理演算システムの、より実用的な 形を提供するものである。

【構成】 複数個の半導体受光素子を用いた演算回路部分(11)が設けられた集積化光電論理演算基板(1)と、複数個の半導体発光素子(211~21。、221~22。)がそれぞれ集積して配置された集積化光信号出力基板(21、22)とが、電気配線(31、32)を介して接続されている。集積化光信号出力基板(21)は演算結果を外部に出力するための基板であり、集積化光信号出力基板(22)は演算結果を一時記憶、あるいは再び集積化光電論理演算基板(1)に入力するために、光信号を帰還ループ内に導入するための基板である。これらの基板を向かい合わせて、光軸を合わせながら接着、固定し、モジュール化することにより、信号ループを簡単に構成することができる。



#### 【特許請求の範囲】

【請求項1】 半導体受光素子を入力光電変換ゲートと し、このゲートの複数個を半導体基板上に配置し、これ らゲート間の配線、もしくは個々のゲートに与えられる バイアス電源の極性や大きさによって、あらかじめ決め られた論理演算を、光信号の入力により行う光電論理演 算回路が、複数組集積された集積化光電論理演算基板

複数個の半導体発光素子を半導体基板上に集積して配置 の、1個以上の集積化光信号出力基板と、

これら集積化光電論理演算基板と集積化光信号出力基板 とを電気的に接続するための電気配線により、

論理演算によって得られた光出力信号の一部を、再び集 積化光電論理演算基板内の光電論理演算回路に入力する ために設けられた集積化光信号出力基板を、その中の発 光素子が集積化光電論理演算基板のそれぞれ対応する入 力光電変換ゲートと、幾何光学的結合関係を有するよう に配置することにより、光信号の帰還手段とを備えた集 積化光電論理演算システム、

および、これを単位演算プロックとして複数個並列に配 置し、また必要に応じて、それぞれの光出力信号の一部 を縦続入力するように、単位演算プロック間を光学的に 結合することによって、複数ビットの光信号の同時入力 により、論理演算を同時に並列に行うようになされた、 並列型集積化光電論理演算システム。

【請求項2】 単位演算プロック内において、光信号を 帰還するために設けられた集積化光信号出力基板を、集 積化光電論理演算基板と対向配置するように構成された 請求項1記載の集積化光電論理演算システム。

【請求項3】 単位演算プロック内において、集積化光 信号出力基板の内の一部を、2組に分岐して出力する手 段を設け、一方は、演算結果を単位演算プロックの外部 に出力するためだけのものとし、もう一方は、演算結果 を単位演算プロック内で帰還するためだけのものとした 請求項1記載の集積化光電論理演算システム。

【請求項4】 半導体受光素子が、半導体基板上にショ ットキー接合を対向配置して構成した、実質的に左右対 称な電極構造を有する請求項1記載の集積化光電論理演 算システム。

【請求項5】 半導体発光素子が、面発光レーザである 請求項1記載の集積化光電論理演算システム。

【請求項6】 集積化光電論理演算基板と、集積化光信 号出力基板の一部あるいは全部を、これらを電気的に接 続する電気配線を含めて、同一半導体基板上にモノリシ ックに集積した構成において、半導体基板の一方の面に 光信号が入力され、もう一方の面から光信号が出力され る請求項1記載の集積化光電論理演算システム。

【請求項7】 集積化光電論理演算基板と、集積化光信 号出力基板を、これらを電気的に接続する電気配線を含 50 ジュール化された、光コンピュータ素子や光ニューロ素

めて、同一半導体基板上にモノリシックに集積し、これ に信号を集積回路基板間において帰還するための、別の 集積化光信号出力基板を、お互いに対応する光結合関係 を満足するように向かい合わせて重ね合わせ、固定した 請求項1記載の集積化光電論理演算システム。

【請求項8】 半導体基板として半絶縁性GaAs基 板、半絶縁性InP基板、もしくはGaP基板が用いら れた請求項1記載の集積化光電論理演算システム。

【請求項9】 複数ビット構成の光入力信号を並列に受 し、これらの演算結果を光信号に変換して出力するため 10 光し、論理回路内でピット信号を並列的に配列処理する 手段と、複数ビット構成の出力のために、光出力信号を 並列的に配列処理する手段とを含む請求項1記載の集積 化光電論理演算システム。

> 【請求項10】 集積化光電論理演算基板内に、半加算 演算を行うようになされた回路を設け、この演算結果と して出力され、集積化光信号出力基板で変換されたCA RRY光信号が、集積回路基板間の帰還による信号循環 機能によって一時記憶され、再び集積化光電論理演算基 板内の半加算演算回路部分に入力されるようになされた 20 構成によって、全加算演算を直列に行う請求項1記載の 集積化光電論理演算システム。

【請求項11】 集積化光電論理演算基板内に、半加算 演算を行うようになされた回路を設け、この演算結果と して出力され、集積化光信号出力基板で変換されたCA RRY光信号を、並列に配置され光学的に縦続結合され た、1ビット上位の単位演算プロック内の光電半加算演 算回路部分に入力するようになされた構成によって、全 体として、全加算演算を並列に行う請求項1記載の集積 化光電論理演算システム。

【請求項12】 並列光信号入力による演算結果のうち のCARRY電気信号を、光信号に変換することなく1 ピット上位の演算ゲートの電気信号入力として利用する 請求項1記載の集積化光電論理演算システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、光信号による論理演算 システムに関するものである。

[0002]

【従来の技術】従来から主に研究されてきた光コンピュ 40 ータ、及び光信号による論理演算システムは、図15に 示されるように、空間フィルタとして空間光変調素子1 5を用いたものであり、発光素子アレイ16、受光素子 アレイ17と組み合わせて構成され、光の持つ並列性を 活かした大規模な2次元マトリクス演算が、一度に行え ることを特徴としている。またこれに用いられるメモリ としては、LiNbO。等の強誘電性結晶や、半導体p прп構造の光スイッチ、さらに半導体レーザの非線形 性を利用したものがある。これらを組み合わせて真空管 型に構成された空間光変調管や、半導体技術を用いてモ 子が研究開発されており、その詳細については下記に示 す1989年秋期、第50回応用物理学会学術講演会 シンポジウムダイジェスト、「光コンピューティング」 (JSA cat-no: AP891232) に述べ られている。

【0003】これに対し、本発明者等は以前に図16及 び図17に示される回路を構成し、光信号を用いた半加 算等の論理演算が、数個の半導体受光索子8、81、8 2 を用いて行うことができることを示した。これによれ デンサ191~194、負荷抵抗201、202と共に 光電半加算演算回路を組むことによってその演算速度や 構成の簡潔さにおける優位性を見出すことができる。図 18及び19は、上述の図16及び17に示した光電半 加算演算回路をそれぞれ、同一の半導体基板4に集積し た集積回路例である。図16及び17と同一箇所には同 一番号を付して示した。なお、これらの光電半加算演算 回路とそれを用いた集積回路については、本発明者らに よる下記の文献、

"IEEE J.Qantum electron., vol.26, pp.619-621, 199 20

や、特願平1-077332号公報、もしくは特願平2 -103410号公報に詳しく記載されている。さらに 図20に示されるように、上述の光電半加算演算回路を 光メモリ26と接続して一論理演算単位とし、これらを お互いに光ファイバや光導波路を用いた光配線部分27 を介して光学的に結合することによって、高速の光電全 加算演算が行えることを提案した。この詳細について は、特願平1-161913号公報に述べられている。

他的論理和 (XOR) 演算ゲートアレイ28、及び光電 論理積(AND) 演算ゲートアレイ29を、発光索子と 共に平面上に配置し、反射鏡やコーナーキューブ等によ って、集積回路基板間における光信号の帰還を行い、信 号ループを構成することによって、複数ピット(4ピッ ト) の並列演算方式の光電全加算演算システムが考案さ れた (凶21図示)。この詳細については、H. Kamiyama らによる下記の文献、

"Japan J. Appl. Phys., pt. 2, vol. 29, pp. 1248-1251, 1990"

に示されている。また本発明者等は、信号ループ中に、 1クロック分のメモリループを組み込むことによって構 成される、直列演算方式の光電全加算演算システムを提 案している。このメモリループは、この光電演算システ ムが、反射鏡を用いた光信号の帰還ループにより構成さ れていることを利用して、信号を演算システム内で循環 させるための発光索子、受光索子の組を設けることによ り、簡単に導入されたものである。図22はその具体例 を示したものであり、半導体受光素子からなる光電排他 理積(AND) 演算ゲートアレイ29を半導体発光素子 211~213と共に平面上に配置し、コーナーキュー プ10を用いて光信号の帰還を行うように構成すること によってメモリ機能を含んで実現される。

#### [0005]

【発明が解決しようとする課題】まず、空間光変調素子 を用いた場合、この材料としては液晶や強誘電性結晶、 また半導体多重量子井戸(MQW)等が用いられる。こ のうち、液晶は応答時間が数msecと非常に遅く、高 ば、バイアス電源181~181、補助抵抗およびコン 10 速演算には不向きである。強誘電性結晶は応答時間は1 00μs程度で、液晶よりは速いが充分ではない。ま た、光の透過率が低く、コントラストが高くとれない。 このため、空間光変調管では、内部にマイクロチャネル プレートを組み込んであるが、これによって構成される 光コンピュータは、システム全体が大きくなってしまう 欠点がある。さらに、現在のところ、安定な結晶を作製 することは非常に困難であり、工業化の目途はたってい ない。MQWは最近の半導体結晶技術の向上により、注 目を集めている材料であり、応答速度は1 n s 以下と非 常に速いが、オンオフ比が悪く、低コントラストである のが欠点である。また、高度な結晶成長技術を必要とす るため、非常に高価なものとなってしまう。

【0006】一方、半導体受光素子を組み合わせた光電 論理演算ゲートと発光素子からなる光電論理演算単位 を、光配線によって結合する方法は、高速性と構成の簡 潔さが特徴である。さらに、反射鏡等を用いて光信号の 帰還ループ中にこれを組み込むことにより、システム全 体がコンパクトになり、またメモリ機能も簡単に取り入 れられるので、これらの特徴をさらに活かすことができ 【0004】また、このような受光素子からなる光電排 30 る。しかし、ここでは光信号の入力と出力、さらに帰還 機能を、1つの反射鏡もしくはコーナーキュープでまか なっているため、これら行く先の異なる光信号の仕分け が面倒であり、また外部制御により偏光状態が変化でき る、電気光学素子等の偏光板を挿入するなどして、これ らの光信号をクロック毎に制御する必要があった。例え ば、図21に示されるような演算システムにおいては、 まず反射鏡であるハーフミラーは、入射光の偏光状態に 応じて透過率が異なる偏光ミラーとし、また上述のよう な偏光板をミラーの前後に挿入して、外部から光信号が 40 入力、もしくは光信号を外部に出力する際には、偏光ミ ラーを光が透過できるようにし、内部において光信号を 帰還させる際には、偏光ミラーを光が反射するようにす るというように、非常に面倒な制御を必要とする。この ため光学系やタイミングクロック系統が複雑になり、先 の特徴を活かしきれていなかった。

【0007】本発明は、半導体受光素子からなる光電論 理演算ゲートの高速性と簡潔さ、およびこれを光信号の 帰還ループ中に組み込むことによる、システム全体のコ ンパクトさを活かし、加えて光信号の入出力系統を簡素 的論理和(XOR) 演算ゲートアレイ28、及び光電論 50 化することによって、より実用的な光電論理演算システ

ムを提供するものである。

[0008]

[作用] 本発明の集積化光電論理演算システムは、半導 体受光素子を入力光電変換ゲートとし、このゲートの複 数個を半導体基板上に配置し、これらゲート間の配線、 もしくは個々のゲートに与えられるバイアス電源の極性 や大きさによって、あらかじめ決められた論理演算を、 光信号の入力により行う光電論理演算回路が、複数組集 積された集積化光電論理演算基板と、複数個の半導体発 光素子を半導体基板上に集積して配置し、これらの演算 10 配列処理する手段とを含むものであってもよい。 結果を光信号に変換して出力するための、1個以上の集 積化光信号出力基板と、これら集積化光電論理演算基板 と集積化光信号出力基板とを電気的に接続するための電 気配線により、論理演算によって得られた光出力信号の 一部を、再び光電論理演算基板内の光電論理演算回路に 入力するために設けられた集積化光信号出力基板を、そ の中の発光素子が集積化光電論理演算基板のそれぞれに 対応する入力光電変換ゲートと、幾何光学的結合関係を 有するように配置することにより、光信号の帰還手段と 算プロックとして複数個並列に配置し、また必要に応じ て、それぞれの光出力信号の一部を縦続入力するよう に、単位演算プロック間を光学的に結合することによっ て、複数ビットの光信号の同時入力により、論理演算を 同時に並列に行うようになされた並列型集積化光電論理 演算システムであることを特徴とする。

5

【0009】前述の単位演算プロック内において、光信 号を帰還するために設けられた集積化光信号出力基板 を、集積化光電論理演算基板と対向配置するように構成 積化光信号出力基板の内の一部を、2組に分岐して出力 する手段を設け、一方は、演算結果を単位演算プロック の外部に出力するためだけのものとし、もう一方は、演 算結果を単位演算プロック内で帰還するためだけのもの であるといった構成をとることができる。

【0010】さらに、前述の半導体受光素子が、半導体 基板上にショットキー接合を対向配置して構成した、実 質的に左右対称な電極構造を有するものであり、さらに は半導体発光索子が、面発光レーザである集積化光電論 理演算システムであることが望ましい。

【0011】前述の集積化光電論理演算システムは、集 積化光電論理演算基板と、集積化光信号出力基板の一部 あるいは全部を、これらを電気的に接続する電気配線を 含めて、同一半導体基板上にモノリシックに集積した構 成において、半導体基板の一方の面に光信号が入力さ れ、もう一方の面から光信号が出力されるものであり、 さらに、これに信号を集積回路基板間において帰還する ための、別の集積化光信号出力基板を、お互いに対応す る光結合関係を満足するように向かい合わせて重ね合わ せ、固定した構成をとることが、伝搬遅延時間の短縮、

クロストークの抑制、システムの小型化という点におい て望ましい。

【0012】なお、半導体基板として半絶縁性GaAs 基板、半絶縁性InP基板、もしくはGaP基板を用い ることが望ましい。

【0013】また、本発明の集積化光電論理演算システ ムは、複数ピット構成の光入力信号を並列に受光し、論 理回路内でビット信号を並列的に配列処理する手段と、 複数ピット構成の出力のために、光出力信号を並列的に

【0014】さらに、前述の集積化光電論理演算システ ムの具体的実施例として、全加算演算システムを構成す ることができる。これは、集積化光電論理演算基板内に 半加算演算を行うようになされた回路を設け、この演算 結果として出力され、集積化光信号出力基板で変換され たCARRY光信号が、集積回路基板間の帰還による信 号循環機能によって一時記憶され、再び集積化光電論理 演算基板内の半加算演算回路部分に入力されるようにな された構成によって、全加算演算を直列に行う方式、あ を備えていることを特徴とする。さらに、これを単位演 20 るいは、集積化光電論理演算基板内に、半加算演算を行 うようになされた回路を設け、この演算結果として出力 され、集積化光信号出力基板で変換されたCARRY光 信号を、並列に配置され光学的に縦続結合された、1ビ ット上位の単位演算プロック内の光電半加算演算回路部 分に入力するようになされた構成によって、全体とし て、全加算演算を並列に行う方式が共に実現可能であ る.

【0015】前述の並列光信号入力による演算結果のう ちのCARRY電気信号を、光信号に変換することなく され、あるいは前述の単位演算プロック内において、集 30 1ビット上位の演算ゲートの電気信号入力として利用す るようになされたものであってもよい。

[0016]

【特にp. 5, 1. 19~p. 6, 1. 3の解決手段】 本発明によれば、半導体受光素子と半導体発光素子を、 それぞれ集積した半導体基板を、信号ループを構成する ために、お互いに光学的に結合されるように空間的に配 置することができる。とくに、光信号の入出力系統を空 間的に振り分けて、その経路を簡素化することができ る。これにより、演算速度はなお一層速くなり、また演 40 算システム内での光信号の減衰が大幅に小さくなる。

【0017】本発明では、このためにまず光信号の入出 カ系統を振り分け、光信号の経路を簡素化する。具体的 には、外部に出力される光信号と、ループ内を循環する 光信号の出力部分を空間的に分離し、外部への出力信号 はループ内を通過しないようにすればよい。

[0018]

【実施例】図1は、本発明における集積化光電論理演算 システムの一実施例を示したものである。ここで、複数 個の半導体受光素子を半導体基板上に集積して配置した 50 集積化光電論理演算基板1には、演算回路部分11が設 7

けられ、それぞれに含まれる半導体受光素子、およびこ れらの素子間の配線と、素子に与えられるパイアスの極 性にむじて、予め次められた論理演算を行うようになさ れてある。集積化光信号出力基板21 及び22 には、複 数個の半導体発光素子21:~21。及び22:~22 が集材して配置されている。このうち集積化光信号出 力基核2 は、演算結果を外部に出力するための基板で あり、集積化光に号出力は仮2。は、演算結果を一時記 憶、あるいは再び製植化光電論理演算基板1に入力する ために、光に号を帰退ループ内に導入するための基板で 10 が挙げられる。 ある。これらには、必要に応じて、半導体発光素子21 : ~21. ぬび22. ~22. に人力される電気信号を 増幅するための。電子増幅回路が付加、集積される。こ の信号ループは、集積化光信号出力基板 22 と集積化光 電論理演算 以板1とが、幾何光学的な結合関係にあるよ うに配置することによって実現される。簡単には図1に 示すように、異确化光信号出力基板22 を集積化光電論 理演算基板1と向かい合わせて配置することにより構成 でき、これにより、集積化光信号出力基板 2: からの光 信号を集積化光電論理演算基板1に再入力することがで きる。このためには、集積化光信号出力基板 22 上の半 導体発光素子22、~22、と、これから出力される光 信号が入力される相手の、集積化光電論理演算基板1上 の受光素子とが、お互いに向き合って、同じ位置に組み 込まれ集積されていることが必要である。特に、これら 2枚の集積回路基故を向かい合わせて、光軸を合わせな がら接着、固定して、この部分をモジュール化すること により、信号ループが簡単に構成できる。この場合、レ ンズ等の光学部品を用いる必要がないため、システム全 体がコンパクトに構成できる。集積化光電論理演算基板 30 1から出力される電気信号は、それぞれ、電気配線 31 、32 を介して集積化光信号出力基板 21 、22 に 人力される。システム全体をこのように構成することに より、外部に出力される光信号はループ内を通過しない ですみ、光信号の経路が簡素化されるのでクロック毎の 複雑な制御が不要になる。また、四則演算等の複雑な演 算にしばしば必要となる、シフトレジスタ等の信号遅延 回路は、この信号ループを利用することによって、本光 電論理演算システムに簡単に組み込むことができる。

【0019】さらに、このように光信号を用いて論理演 40 算が行われるように構成されるならば、複数個の信号を光多重方式によって合成し、同時に、複数個の論理演算を行わせることも可能である。レーナ構造のものが望ましい。この構造は、一般にMSM(金属一半導体一金属)構造とよばれ、この構造の受光素子、MSM-PDは、高速特性に優れた素子として本発明者らによって研究がなされている。詳細は、下記の文献

"IEEE Trans. Electoron Devices, vol.37, pp.31-35, 1990"

に示されているが、図2に、その代表的な案子構造を示 50

す。ここでは、半導体基板(活性層を含む)4上にショットキー電極51、52がお互いに向かい合って構成されており、さらに受光部以外の部分には絶縁体薄膜6が形成されている。受光部分は有効受光面積をかせぐため、くし型電極構造であるのが望ましい。この受光素子を用いることの利点として、複数個を同一半導体基板内に集積することが容易であること、対称な電極構造が論理演算に最適であること、接合型なので、暗電流が小さいこと、さらに、高速応答特性に優れていることの4点が光ばよれる

【0020】発光素子としては、LEDや半導体レーザが挙げられるが、高速性、高コヒーレント性(集光性)の点から、半導体レーザが適している。このうち、近年において注目を集めるようになった面発光レーザは、光ビームを半導体基板に対して垂直に出射するため、平面上に配列して集積することができ、ここで用いられる発光素子として最適である。この詳細については、K. I g a らによる下記の文献、

"J. Vac. Sci. Technol. A, vol. 7, pp. 842-846, 1989"

20 に記載されている。図3にその代表的な素子構造を示す。半導体基板41の活性領域42の上部には多層膜反射鏡71が設けられ、さらにその基板の一方の面にはオーミック電極51が形成されている。その基板のもう一方の面には絶縁体薄膜6を介してオーミック電極52が形成され、さらに反射鏡72で覆われている。

【0021】図4は、MSM-PDを用いた集積化光電 論理演算基板1の概念図である。半導体基板4上にはM SM-PDを用いた受光素子8:~8。が配置され、受 光部以外の部分には絶縁体薄膜6が形成されている。受 光素子81~8.間は、導電体薄膜電極9によって配線 されている。図5は、面発光レーザを用いた集積化光信 号出力基板 21, 22 の概念図であり、半導体基板 4上 に面発光レーザを用いた発光素子211~21。が形成 され、それ以外の部分は絶縁体薄膜6で覆われている。 発光素子211~21. 間は、導電体薄膜電極9によっ て配線されている。ここに示したように、本発明におい ては、集積化光電論理演算基板1及び集積化光信号出力 基板21,22は、それぞれ半導体基板4上に集積され ているため、高密度、高効率の演算システムを構成する ことができる。またこの集積化により、各案子の位置が 明確に定まるため、本発明において、不可欠な、空間的 な光結合のための光軸合わせが容易になる。

【0022】さらに、同一半導体基板に、光電論理演算回路部分と光信号出力部分とを共に集積し、一方の面に光信号が入力され、もう一方の面から光信号が出力されるように構成することも可能である。図6は、この集積回路の概念図を示したものであり、半導体基板4上にMSM-PDを用いた受光素子8:~8。、面発光レーザを用いた発光素子21:~21。が配置され、それ以外の部分には絶縁体薄膜6が形成されている。発光素子2

11~21。間は、導電体薄膜電極9によって配線され ている。これにより、これら2つの部分を接続する電気 配線部分での遅延時間が短くなると共に、電気波形の伝 播歪を最小限に抑えることができる。この構成では、こ の基板に、光信号の帰還のための集積化光信号出力基板 21 を向かい合わせて合計2枚の基板のみによって、演 算システム全体が構成できる。また前述のように、これ に光信号の帰還のための集積化光信号出力基板 21 を重 ね合わせて、接着、固定することにより、演算システム パクトな形になる。この具体例を図7に示す。なお、図 6と同一箇所については同一番号を付して示す。

【0023】これら、集積回路に用いられる半導体基板 4としては、光電索子、特に半導体レーザを形成するた め、III -V化合物半導体のGaAs、もしくはInP 基板が一般的である。特に、素子間分離が容易で、しか も高速特性に優れた高抵抗、低容量の半絶縁性基板が適 している。このうち、半絶緑性GaAs基板は、波長 0. 8 μ m程度の短波長用に、半絶縁性 I n P 基板は、 波長1. 3μm、1. 55μm程度の長波長用に用いら れる。また最近では、GaP基板を用いるケースも見ら

【0024】次に、図1におけるシステム構成図、特に 光信号の帰還方法を変形した実施例を示す。図8は、集 積化光信号出力基板 22 を集積化光電論理演算基板 1と 垂直な平面内に配置し、反射鏡 72 を用いて光結合部分 を構成したものである。 図9は、集積化光信号出力基板 2: を集積化光電論理演算基板1と同一平面内に配置 し、コーナーキューブ10を用いて、光結合部分を構成 したものである。この構成では、集積化光電論理演算基 30 板1の光電論理演算部分と2つの集積化光信号出力基板 21 及び22の光信号の出力部分を、全て同一半導体基 板上に集積することが可能である。実際に集積した場 合、伝播される電気信号は全て半導体基板内で処理され るため、伝播遅延時間、波形歪とも最小になり、本シス テムの構成上最も高速性に優れたものとなる。ここに示 したような、反射鏡72 やコーナーキューブ10等を用 いて光結合部分を構成する方式では、これらにピームス プリッタ等の半透明な材質のものを用いることにより、 光信号の一部を外部に取り出してモニターしたり、別の 40 機能を付け加えたりすることが可能である。この他には 各基板を光ファイバで配線する方法もある。ただしこれ らの方法においては、光信号の帰還のための光学的結合 手段として、レンズや光ファイパ等の光学部品を必要と するため、システム全体が必ずしもコンパクトにはなら

【0025】次に、具体的な論理演算として、全加算演 算を例にとる。全加算演算はコンピュータにおける演算 のなかで最も基本的なものであり、光コンピュータを実 現する場合において、最も重要な演算である。半導体発 50 L)の各n個の2進データからなっている。いま、k番

光素子と受光素子を、コーナーキュープ等を用いて、空 間的に光結合することによって、全加算演算を行わせる ことについては、既に提案がなされているが、本発明に よれば、これをより簡単な構成および方式で実現するこ とができる。

10

【0026】図10は、図1において示した集積化光電 論理演算システムとして、全加算演算を直列方式で行う 場合について、その実施例を示したものである。ここ で、集積化光電論理演算基板1では、光信号の入力によ がわずか1個のモジュールだけにまとまった、一層コン 10 り半加算演算を行い、その結果を電気信号として出力す る。ここには、実際に演算を行うための2組の回路11 及び12と、これらにそれぞれ2個ずつ含まれる光電変 換ゲート111 及び112、121 及び122、及び信 号ループを構成して、演算結果を一時記憶するための光 電変換ゲート13が組み込まれている。演算回路例とし ては、既に述べたように従来技術として図16、図17 に示されており、また、その集積回路例としては、それ ぞれ対応する集積回路図が、従来技術として図18、図 19に示されている。これらの回路において、光電変換 20 ゲートとして用いられる半導体受光素子には、前述のよ うにMSM-PDが適している。さらに、この基板に は、演算結果を光信号に変換して外部に出力するための 半導体発光素子24も共に集積されており、図6に示さ れた構成の、実施具体例に相当する。

> 【0027】集積化光信号出力基板2では、集積化光電 論理演算基板1から電気信号が人力され、これを光信号 に変換して出力し、再び集積化光電論理演算基板1に入 カする。この集積化光信号出力基板2は、集積化光電論 理演算基板1と向かい合わせて配置されることによっ て、信号ループを構成している。ここには、集積化光電 論理演算基板1に組み込まれた、演算回路部分の光電変 換ゲート121、122に入力するための光信号を出力 する、半導体発光素子21、22、および演算結果を-時記憶するために、光電変換ゲート13に入力するため の光信号を出力する、半導体発光素子23が組み込まれ ている。また、これらの半導体発光素子には、必要に応 じて、入力前の電気信号を増幅するための、電子増幅回 路が付加、集積される。ここで用いられる半導体発光素 子としては、前述のように面発光レーザが適している。

【0028】集積化光電論理演算基板1から出力される 電気信号は、電気配線 31 を介して集積化光信号出力基 板2に入力される。また、演算結果電気信号は、集積化 光電論理演算基板1内において、電気配線32を介して 半導体発光素子25に入力される。

【0029】次に、本例の作用を、図11に示したフロ ーチャートを用いて説明する。 加算される 2 組の入力デ ータをX、Yとすると、これらは、下位のピット(桁) から上位のピットに向かって、それぞれX(x。,  $x_1$ ,  $\cdots$ ,  $x_k$ ),  $Y(y_0, y_1, \cdots, y_k)$ 

11

日のピットxx 、yx の光信号が、集積化光電論理演算 基板」に組み込まれた演算回路部分11の、光電変換ゲ ート111 点び112 に入力されると、ここで半加算済 算処理され、SUM、CARRYに対応する演算結果s 、、c、が、それぞれ電気信号として出力される。同時 に、演算回路部分12の、光電変換ゲート12、及び1 2, には、1ピット前の(k-1)番目の演算結果であ るSUM信号  $s_{k-1}$  および2 ビット前の(k-2)番目 の桁上げ信号であるCARRY"光信号 c"1-2 が入力 に対応する演算結果 s' i i 、 c' i i が、それぞれ電 気信号として出力される。 さらに、光電変換ゲート13 には、集積化光信号出力基板2内の半導体発光素子23 から、1 ピット前の(k-1)番目の演算結果として、 信号ループにより一時記憶されていたCARRY光信号 ci-iが入力され、同様に電気信号として出力される。 これらの電気信号は、電気配線31 を通じて集積化光信 号出力基板2へ入力されるが、このうちs: は半導体発 光素子21に、c. は半導体発光素子23に、またc i-1 と c 1-1 は、電気配線 3-1 内で合成され(ワイヤ ードOR)、c"1-1として22に入力される。

【0030】これらは、ここで光信号変換されて、再び 集積化光電論理演算基板1に入力されるが、あらかじめ 決められているように、半導体発光素子21から出力さ れる光信号 s1 は、演算回路部分12の光電変換ゲート 121 に、半導体発光素子22から出力される光信号 c 1-1 は、122 に、また半導体発光素子23から出力さ れる光信号 c1は、光電変換ゲート13に入力され、信 号ループによって一時記憶される。これと同時に次のビ ット x 1+1 、 y 1+1 の光信号が、光電変換ゲート 1 11、112に入力される。

【0031】ここで、集積化光電論理演算基板1に組み 込まれた2組の演算回路部分11と12で、同時に半加 算演算が行われ、このうち、演算回路部分12からは、 それぞれSUM、CARRYに対応する演算結果 s'ı、c'ıが、電気信号として出力される。同時 に、光電変換ゲート13からは一時記憶されているCA RRY信号cxが、同様に電気信号として出力される。

【0032】これらの電気信号のうち、s'、は、電気 配線32を通じて、集積化光電論理演算基板1に共に集 積された、半導体発光素子24に入力される。また、c と c ¹ k は、電気配線 3 k 内で合成され、 c ″ k とし て集積化光信号出力基板2内の半導体発光素子22に入 カされる。また演算回路部分11に入力された (k+ 1)番目の光信号 x1+1 、 y1+1 は、前述の k 番目の光 信号と同様の処理がなされる。

【0033】半導体発光素了24に入力された電気信号 s'a は、ここで光信号に変換されて、k番目のビット の全加算演算結果として外部に出力される。このように して2組の2進データが下位のビットから順に光信号と して入力され、全加算演算がn回繰り返されることによ り、その演算結果として下位のピットから順に、光信号 として外部に山力される。

12

【0034】ここに述べた直列型全加算演算方式では、 その中心となる半加算演算回路として、高速特性に優れ たものを用いており、その演算速度は実質的にこれに用 いてある半導体受光素子の応答速度に等しいので、その 受光素子として高速応答のMSM-PDを用いることに より1回の半加算演算時間は0.1 n s 程度となる。1 され、ここで半加算液算処理され、SUM、CARRY 10 ピットの直列型全加算液算は、2回の半加算演算時間 と、これに電気信号の伝播遅延時間、半導体発光素子の 応答時間、光信号の伝播遅延時間が付け加わるだけであ り、発光素子に面発光レーザ等の半導体レーザを用い、 また全体をモジュール化して信号伝播時間を最小限に抑 えることにより、1ビット分の全加算演算時間が0.3 ~0.5 n s 程度と非常に高速の演算システムが実現で きる。

> 【0035】次に、並列型の集積化光電論理演算システ ムについて述べる。図12は、図1に示したような、集 20 積化光電論理演算システムを一単位とし、これを並列に 配置して構成することにより、複数の入力データ、もし くは入力データの全ビットや複数のビットを同時に演算 処理できるようになされたものである。2次元画像演算 処理等、非常に膨大な数のデータを短時間で演算処理す る必要がある場合や、入力データの形が空間的な広がり をもつ場合には、このような並列演算方式が有効であ る。ここで、・・・、 (k-1), k, (k+1), · ・・は、その1つずつが、図1に示されるような集積化 光電論理演算システムの一単位である。各単位演算プロ ックは、それぞれが独立に作用する場合もあり、また隣 30 の演算システムどうしが、お互いにデータを光信号の形 でやり取りしながら、全体としてまとまった作用をする 場合もある。この場合、各単位演算プロックが、図のよ うにお互いに幾何学的に重なり合うように配置されるこ とによって、レンズや光ファイバ等の光学部品を用いず に、光学的に結合することも可能である。

【0036】並列型集積化光電論理演算システムの具体 例として、全加算演算を並列方式で行う場合について述 べる。図13は、図10に示したような、全加算演算を 行う集積化光電論理演算システムを一単位とし、これを 空間的に並列に展開して集積した、リップルキャリー方 式の並列型全加算演算システムである。

【0037】集積化光電論理演算基板1には、光信号の 入力によって半加算演算を行い、その結果を電気信号と して出力するために、1ビットにつき2組の半加算演算 回路11、12と、これらにそれぞれ2個ずつ含まれる 光電変換ゲート111、112、121、122、及び 信号ループを構成して演算結果を一時記憶するための光 電変換ゲート13が組み込まれ、これらがビット数分だ 50 け並列に集積化されている。この半加算演算回路は、図

10において用いられているものと同じものである。光 電変換ゲートとして用いられる半導体受光素子には、前 述のようにMSM-PDが適してている。さらに、この 基板には、食質結果を光信号に変換して外部に出力する ための半鼻体充光素子24も、1ビットにつき1個ずつ 共に集積されており、図6に示された構成の、実施具体 何に相当する。

【0038】 集積化光信号出力基板2は、集積化光電論 理演算基板上から成仏信号が入力され、これを光信号に めのものであり、集帖化光電論理演算基板1と向かい合 わせて配置されることによって、信号ループを構成して いる。ここには、集積化光電論理演算基板1に組み込ま れた、演算回路部分12の光電変換ゲート122 に入力 するためのたし号を出力する、半導体発光素子21、及 び1ピットトロの演算回路部分12の光電変換ゲート1 2: に入力するための光信号を出力する、半導体発光素 子22、さらに演算結果を一時記憶するために、光電変 換ゲート13に入力するための光信号を出力する、半導 体発光表了23が組み込まれている。また、これら半導 20 体発光素子には、必要に応じて入力前の電気信号を増幅 するための電子増幅回路が付加、集積される。ここで用 いられる半導体受光素子としては、前述のように面発光 レーザが直している。

【0039】集積化光電論理演算基板1から出力される 電気信号は、電気配線3:を介して集積化光信号出力基 板2に入力される。また、集積化光電論理演算基板1内 においては、直気配線3:を介して演算結果電気信号が 半導体発光素了?4に入力される。このように、ここに 示した並列型の全加算演算システムは、図10において 30 示した直列型の全加算演算システムを、単に空間的に展 開したものであり、その作用は全く同一である。このた め、演算速度は直列型のものに等しいが、画像データ 等、光入力信号が空間的に展開されている場合には、こ の方式が有効となる。

【0040】次に本例の作用を、図14に示したフロー チャートを用いて説明する。先ほどと同様に、加算演算 される2組の入力データをX(・・・, $x_{k-1}$  ,  $x_k$  ,  $\mathbf{x}_{k+1}$ ,  $\cdots$ )  $\mathbf{y}$  ( $\cdots$ ,  $\mathbf{y}_{k-1}$ ,  $\mathbf{y}_k$ , y<sub>1+1</sub> , ・・・)とする。これら各2進データは、各ピ 40 ット毎、すなわち、・・・、(xk-1 , yx-1 )、(x ı , yı ) 、 (xı-ı , yı-ı ) 、・・・のように空間 的に分配され、集積化光電論理演算基板1に組み込まれ た、それぞれのビットに対応する単位演算プロック内 の、演算回路部分11の光電変換ゲート111、112 に、最下位ピットから順に入力される。いま、k番目の ピットの光人力信号xx、yxが、集積化光電論理演算 基板1に組み込まれた演算回路部分11の光電変換ゲー ト111 及び112 に入力されると、ここで半加算演算

s,、c,が、それぞれ電気信号として出力される。こ れらの電気信号は、電気配線31を通じて、集積化光信 号山力基板2内の、同じ単位演算プロック内の半導体発 光素子へ入力されるが、このうちsiは半導体発光素子 21に、c、は半導体発光素子23に入力される。

【0041】これらは、ここで光信号に変換されて、再 び集積化光電論理演算基板1に入力されるが、ここでは あらかじめ決められているように、半導体発光素子21 から出力される光信号Siは、同じ単位演算プロック内 変換して、再び集積化光電論理演算基板1に入力するた 10 の、もう一方の演算回路部分12の光電変換ゲート12 。 に、また半導体発光素子23から出力される光信号c 1 は、光電変換ゲート13に入力され、信号ループによ って一時記憶される。またこれと同時に、集積化光信号 出力基板2内に並べて集積された、1ピット下位の単位 演算プロック内の半導体発光素子22からは、CARR Y"光信号 c"1-1 が、演算回路部分12の光電変換ゲ ート12: に入力される。さらにこれらと同時に、(k +1)番目の光入力信号 x1+1 、 y1+1 が、1ピット上 位の単位演算プロックの演算回路部分11の光電変換ゲ ート111、112に、それぞれ入力される。

> 【0042】ここで、集積化光電論理演算基板1におい て、 k 番目の単位演算プロック内の演算回路部分12、 及び(k+1)番目の単位演算プロック内の演算回路部 分11で、それぞれ同時に半加算演算が行われ、その演 算結果として、前者からは、SUM'信号s'、、及び CARRY'信号c'x が、後者からは、SUM信号s 1+1 及びCARRY信号 C1+1 が、それぞれ電気信号と して出力される。また一時記憶のために、光電変換ゲー ト13に入力されたCARRY信号cr は、ここで電気 信号に変換され、出力される。

> 【0043】 これら電気信号のうち、s', は、電気配 線32 を通じて、集積化光電論理演算基板1に共に組み 込まれた、同じ単位演算プロック内の半導体発光素子2 4に入力し、光信号に変換されて、 k ピット目の加算演 算結果として、外部に出力される。同時にc'ıは、c 』と共に電気配線 31 内で合成され、c"」として集積 化光信号出力基板 2 内の半導体発光素子 2 3 に入力さ れ、ここで光信号に変換されて、集積化光電論理演算基 板1に組み込まれた、1ピット上位の単位演算プロック 内の、演算回路部分12の光電変換ゲート121に入力 される。このようにして、2組の2進データが、1ピッ ト毎に光信号として入力され、下位ビットから順に全加 算演算が行われることにより、その演算結果として、光 信号として外部に出力される。

【0044】ここに述べた並列型全加算演算方式におい ても、その中心となる半加算演算回路として、高速特性 に優れたものを用いており、その演算速度は実質的にこ れに用いてある半導体受光素子の応答速度に等しいの で、その受光素子として高速応答のMSM-PDを用い 処理され、SUM、CARRYに対応する演算結果 50 ることにより、1回の半加算演算時間は0. 1ns程度

15

となる。並列型全加算演算は、ビット数分の半加算演算 時間と、これに電気信号の伝播遅延時間、半導体発光素 子の応答時間、光信号の伝播遅延時間が付け加わるだけ であり、発光素子に面発光レーザ等の半導体レーザを用 い、また全体をモジュール化して信号伝播時間を最小限 に抑えることにより、1ビット分の全加算演算時間が、 0. 3~0. 5 n s 程度と、非常に高速の演算システム が実現できる。

【0045】ここに述べた、並列型の全加算光電論理演 比べて、半導体基板の大きさがピット数だけ大きくな り、その分システム全体が大きくなってしまうものの、 2 次元画像処理等の空間的な広がりを持つ光入力データ 処理を必要とする場合には、この並列演算方式が適して いる。また、このシステムでは、ここに用いられている 光本半加算論理演算回路が、その演算結果であるSUM とCARRYの電気信号を、全く同時に出力できること が特徴であるため、このシステムをキャリーセーブ方式 の並列型を加算光電論理演算システムとして用いること は、非常に有効である。この演算方式は、乗算回路にお 20 表的な素子構造を示したものである。 いて多く用いられるが、一般に電子回路、すなわちトラ ンジスタのみで構成した場合、SUMとCARRYの出 力は同時に発生しないため、複雑なタイミング回路を組 み込む必要があった。ここでは、前述のようにこの必要 が無いため、非常に簡単に乗算回路を構成することがで き、またこの分、演算速度を高めることができる。また ·般に、四則演算等の複雑な演算を行う場合にしばしば 必要となる、シフトレジスタ等の信号遅延回路は、各単 位演算プロック内の信号ループを利用して本光電論理演 算システムに簡単に導入することができる。

【0016】さらに、このような並列型の全加算回路に おいては、各ピットの桁上げ(CARRY)信号は隣接 された上位ビットの人力ゲートに転送されるため、演算 の結果、電気信号として出力される桁上げ信号は、その まま隣接上位ピットに電気的に接続されて入力され、必 ずしも光信号に変換される必要はない。すなわち、本特 許で取り扱う光出力信号の利点とは、ある単位演算プロ ックから、次段の別の光電論理演算基板内の単位演算プ ロックへ転送する場合に、光信号の方が多くの点におい 内部における信号転送、すなわち、内部桁上げ信号等は 光信号に変換しなくても差し支えない。本特許において は、光信号入出力の概念は、次段光電論理演算基板への 光配線を兼ねることも目的としているので、この場合の ように、桁上げ信号を光信号に変換しないで転送する場 合も、SUM電気信号が光信号に変換され、次段に光信 号として入力されるならば、本発明に含まれるものであ

[0017]

【発明の効果】本発明により、半導体受光素子と半導体 50

発光素子を、それぞれ集積した半導体基板を、信号ルー プを構成するために、お互いに光学的に結合されるよう に空間的に配置することにより、光信号を用いた全加算 演算等の複雑な論理演算が、簡単な構成で実現できる。 特に、本発明では光信号の入出力系統を空間的に振り分 け、その経路を簡素化したことにより、複雑な光学系、 及びそのクロック毎の複雑な制御が不要になったことが 大きな特徴である。これにより、演算速度はなお一層速 くなり、また演算システム内での光信号の滅衰が大幅に 買システムは、先に述べたいわゆる直別型のシステムに 10 小さくなることが期待される。このため、演算システム を空間的に配列することによる、大規模な並列演算シス テムが実質的に可能になり、特に画像演算処理等におい て、その効果を最大限に発揮するであろうことが期待さ れる.

16

【図面の簡単な説明】

【図1】本発明における集積化光電論理演算システムの 基本的な構成を示したものである。

【図2】本発明において集積化光電論理演算基板に用い られる半導体受光素子として最適な、MSM-PDの代

【図3】本発明において集積化光信号出力基板に用いら れる半導体発光素子として最適な、面発光レーザの代表 的な素子構造を示したものである。

【図4】 本発明における集積化光電論理演算システムに おいて、集積化光電論理演算基板を、MSM-PDを半 導体基板上に集積して構成する場合の、集積回路の概念 図を示したものである。

【図5】本発明における集積化光電論理演算システムに おいて、集積化光信号出力基板を、面発光レーザを半導 30 体基板上に集積して構成する場合の、集積回路の概念図 を示したものである。

【図6】本発明における集積化光電論理演算システムに おいて、半導体基板にMSM-PDと面発光レーザとを 用いて、光電論理演算基板と光信号出力基板とを共に集 積する場合の、集積回路の概念図を示したものである。

【図7】本発明における集積化光電論理演算システムに おいて、半導体基板に、MSM-PDと面発光レーザと を用いて、光電論理演算基板と光信号出力基板とを共に 集積し、これに信号の帰還のための、別の集積化光信号 て優れているということであって、同一論理演算基板の 40 出力基板を、お互いに対応する光結合関係を満足するよ うに向かい合わせて重ね合わせ、接着して固定する場合 の概念図を示したものである。

> 【図8】本発明における集積化光電論理演算システムの 構成例を示したものである。

> 【図9】本発明における集積化光電論理演算システムの 構成例を示したものである。

> 【図10】本発明における集積化光電論理演算システム として、全加算演算を行う場合の実施例を示したもので

【図11】図10に示した全加算演算システムのフロー

チャートを示したものである。

【図12】本発明における集積化光電論理演算システム として、図1に示したような演算システムを一単位と し、これを空間的に複数個配列し、集積することによっ て構成された、並列型の集積化光電論理演算システムの 基本的な構成を示したものである。

【図13】本発明における並列型の集積化光電論理演算 システムとして、全加算演算を行う場合の実施例を示し たものである。

【図14】図13に示した全加算液算システムのフロー 10 全加算液算システムを示したものである。 チャートを示したものである。

【図15】空間光変調素子を発光素子アレイ、および受 光素子アレイと組み合わせて構成される、光演算システ ムである。

【図16】半導体受光素子を用いて構成された光電半加 算演算回路である。

【図17】同じく半導体受光素子を用いて構成された、 光電半加算演算回路である。

【図18】図16に示した光電半加算演算回路を、半導 体基板上に集積した場合の集積回路例である。

【図19】図17に示した光電半加算演算回路を、半導 体基板上に集積した場合の集積回路例である。

【図20】図16や図17に示した光電半加算演算回路 と、ラッチメモリとを用いて構成される光電全加算演算 システムのプロック図である。

【図21】半導体受光素子からなる光電排他的論理和 (XOR) 演算ゲートアレイ、および光電論理積(AN D) 演算ゲートアレイを、平面上に配置し、もう一方の

平面上には半導体レーザアレイを配置し、これらをハー フミラーを用いて光結合し、光信号の帰還を行うように 構成することによって実現される、光電全加算演算シス テムを示したものである。

18

【図22】半導体受光素子からなる光電排他的論理和 (XOR) 演算ゲート、および光電論理積(AND) 演 算ゲートを、半導体発光素子と共に平面上に配置し、コ ーナーキューブを用いて光信号の帰還を行うように構成 することによってメモリ機能を含んで実現される、光電

#### 【符号の簡単な説明】

1 …集積化光電論理演算基板

11、12…演算回路部分

111~11, 、121~122、13、14…光電変 換ゲート

2、21、22…集積化光信号出力基板

 $21, 21_1 \sim 21_1, 22, 22_1 \sim 22_1, 23.$ 

24、25…半導体発光素子

31 、32 …電気配線

20 4、41 …半導体基板

42 …活性領域

51 、52 …ショットキー電極

6…絶緣体薄膜

71 …多層膜反射鏡


72 …反射鏡


8、81~8、…半導体受光素子

9…導電体薄膜電極

10…コーナーキューブ

[図1]







【図2】

-370-


[図3]




[図4]




【図5】




[図8]



[図6]




【図17】





・X,Y,R(リセット)--- 光人力信号


• SUM, CARRY ---- 電気出力信号

[図7]












[図10]





[図11]




[図12]







## [図13]




ェ<sub>k</sub>,y<sub>k</sub>, ェ<sub>k+1</sub>,y<sub>k+1</sub>---- 光入力信号 S<sub>k</sub>,S<sub>k+1</sub>---SUM C<sub>k</sub>,C'<sub>k</sub>,C'<sub>k-1</sub>,C<sub>k+1</sub>,C'<sub>k--</sub>-CARRY S<sup>k</sup>,S'<sub>k+1</sub>--- 演算結果(出力信号) [図14]

Sk


(17)

特開平5-37357

【図21】



[図22]



特開平5-37357

(18)

### フロントページの統き

静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会社内 (72)発明者 鈴木 智子 静岡県浜松市市野町1126番地の1 浜松ホトニクス株式会社内 (72)発明者 菅 博文 静岡県浜松市市野町1126番地の1 浜松ホ

トニクス株式会社内